西安电子科技大学通信工程学院  王鑫  陈健  傅丰林

    摘  要：本文提出了一种基于DSP的DPSK信号非相干解调算法及其硬件平台的实现。与相干解调算法比较，其具有原理简单、硬件实现方便的特点，同时还给出了该算法在不同信噪比下的仿真性能比较。
    关键词：DPSK；非相干解调；DSP

引言
　　数字相位调制分为PSK和DPSK两种基本调制方式。PSK方式是受键控的载波相位按基带脉冲而改变的一种数字调制方法，而DPSK则是利用前后相邻码元的相对载波相位值去表示数字信息的一种方式。在PSK系统中，由于发送端是以某一个相位做基准的，因而在接收系统中也必须有对应的基准相位作参考，如果基准相位发生变化就会造成误码。考虑到实际通信时参考基准相位的随机跳变是可能的且不易被发觉，由这种因素导致的现象称为PSK方式的“倒”现象或“反向工作”现象，所以在实际应用中为了避免这种现象人们往往采用DPSK方式。
　　通常来说，DPSK接收机分为两种。一种就是过去人们采用的模拟解调，将接收的信号先经过下变频至基带后再进行数字化处理。然而，随着DSP技术的发展以及高速 A/D、处理器的出现，另一种数字解调的方法应运而生，即通常所说的软件无线电接收机，其思想是以一个通用、标准、模块化的硬件平台为依托，通过软件化实现无线通信系统的各种功能。它是在RF或高中频上直接对信号进行数字化，再由数字下变频器和DSP进行全数字解调。一般信号的解调算法分为非相干解调和相干解调两种，其实现原理见图1、2。

非相干DPSK解调算法结构
　　完整的DPSK调制信号的接收过程一般包括前导字信号的侦测、前馈同步参数估计、解调／解码这三个主要部分。这里主要讨论DPSK信号解调／解码这部分的算法，并对算法进行了说明，整个算法实现的流程图如图3。

　　信号经过高速A／D变换器，采样后的数据通过10MHz带通滤波器滤除带外干扰，然后信号分为两路，一路直接输入到乘法器，另一路经过延时作为相位比较信号输入到乘法器。乘法器的输出信号通过低通滤波器将高频分量滤除产生方波，最后由判决器判决得到解调后的信号。整个解调算法由DSP内部软件实现，不仅简化了硬件系统，同时也减少了干扰。
　　由于本文讨论的是非相干接收，因此不需要进行载波相位恢复。设已知信源码元速率为1/TS，n0为信道中的高斯宽带白噪声，则经过信道传输后的信号形式可以表示为：
　　S1(t)=S2DPSK(t)+N0 　　　(1)
　　以下信号分别对应图2中各点信号，为表达方便，表达式中略去噪声部分。
　　经过带通滤波器的信号a形式可表示为：
　　Sa(t)=S2DPSK*h1(t)　　(2)
　　延时器输出b点信号表示为：
　　Sb(t)=Sa(t-Ts)=[∑anA0Cos(wct-Ts)]*h1(t-Ts) 　　(3)
　　　　　　　　　　　　 n
　　乘法器输出c点信号表示为：
　　Sc(t)=Sa(t-Ts)·Sa(t)　　　　　　(4)
　　d点信号表示为：
　　Sd(t)=Sc(t)*h2(t) 　　　　　　(5)
　　考虑到系统的具体可实现性以及较好误码率的保证，图中滤波器采用10级切比雪夫FIR滤波器，根据输入信号的要求确定滤波器的各项参数。滤波器要尽可能让目标信号通过，并抑制带外干扰信号。从滤波器幅频特性曲线的角度来说，就是要求通带波动尽可能小；通带宽度尽可能与信号带宽相等，过渡带尽可能锐利；阻带衰减尽可能大。滤波器的系数可以通过Matlab设计得到，而整个滤波系统的软件化可以在DSP中通过相乘循环累加指令来实现。滤波器输出形式表示如下：
　　y(n)=h(0)X(n)+h(1)X(n-1)+A+h(N-1)X[n-(N-1)](6)
　　其中N代表滤波器抽头系数的个数，这里N取10。
结果比较与分析
　　通过在Matlab中进行仿真来验证算法的可行性。仿真中假设信道中夹杂着高斯白噪声，通过改变输入信噪比，产生不同的随机噪声序列，从而得到了不同信噪比下系统的误码性能，如图4所示。

　　由图4可见，最佳相干解调算法的性能远远优于差分相干解调算法，但是在输入信噪比较高的情况下，差分相干解调算法也同样能够取得较好的误码率。而本文所提出的算法与理论的差分相干解调误码性能相比，在误码性能方面有所提高，这主要是由算法中具体判决规则的改进而决定的。

硬件实现
　　按照以上所述的方法，在自行设计的DSP硬件平台上实现了对DPSK信号的非相干解调。这里输入为10MHz的DPSK信号，信号经过前端放大、钳位电路和差分电路处理后进入高速A/D。系统采用奈奎斯特直接采样对该信号进行数字化，采样后的数据直接送到DSP实现DPSK信号的非相干解调。实际结果表明该方法正确可行，信号接收解调稳定，图5即是该DPSK非相干接收机的硬件原理图。系统设计中硬件选取Maxim公司生产的高速并行A/D变换器MAX1449作为系统前端模数转换器，其采样速率最高可达100MHz，10位并行输出。DSP则选取TI公司的TMS320VC5402，工作频率在100MHz。各部分控制信号由CPLD产生，C5402的部分地址线和选通信号经过CPLD逻辑译码产生控制信号分别对A/D变换器的输出、反馈放大器的放大倍数、RAM以及ROM进行控制，该部分选取ALTERA公司的EPM7032AETC44-4，其4ns的响应时间足以满足系统要求。
结语
　　在本系统中，由于只对经过处理的采样数据的符号位进行判决，相比较而言更加减少了由于计算精度而引起的误差，大大提高了系统的性能。并且随着采样频率的提高，以及滤波器阶数的增加，在输入信噪比较低的情况下也能有较好的误码性能。对于实际中频信号的解调，本文所采用的奈奎斯特直接采样就显得不太现实，但随着带通采样、数字下变频、频率内插技术的应用，这些问题也会迎刃而解。

参考文献

1 张雄伟,曹铁勇. DSP芯片的原理与开发应用.电子工业出版社,2000
2 彭启琮.TMS320C54X实用教程.电子科技大学出版社,1999
3 王立宁,乐光新,詹非.MATLAB与通信仿真.人民邮电出版社,2000
4 樊昌信,詹道庸,徐炳祥,吴成柯.通信原理.国防工业出版社,1995
5 李棠之等.通信网络技术.科学技术文献出版社, 2000